Enviar mensaje

Noticias

March 11, 2021

Apps emergentes y desafíos para empaquetar

El empaquetado avanzado está desempeñando un papel más grande y se está convirtiendo en una opción más viable para desarrollar nuevos diseños de chips a nivel sistema, pero también presenta los fabricantes de chips con un arsenal confuso de opciones y a veces de un precio fuerte.

Automotriz, los servidores, los smartphones y otros sistemas han abrazado el empaquetado avanzado de una forma u otra. Para otros usos, es capacidad de destrucción superior al de las fuerzas enemigas, y un paquete más simple de la materia será suficiente. No obstante, el empaquetado avanzado es el convertirse en rápido una opción atractiva para muchos. La industria está desarrollando nuevas formas de empaquetar avanzado o de actualizar las tecnologías existentes para una gama de usos, tales como 5G y AI.

Ha tardado los años de la industria para conseguir a este punto. La junta de dados en un paquete rudimentario ha sido posible por décadas. Sino como el escalamiento de funcionamientos fuera del vapor, empaquetando para abrir un nuevo sistema entero de las opciones arquitectónicas a las cuales puede mejorar funcionamiento, reducir poder, y añade flexibilidad en diseños modifiqúelos para requisitos particulares para los mercados específicos y para reducir tiempo al mercado.

Nadie tipo del paquete puede cubrir todas las necesidades, sin embargo. Cada uso es diferente, y cada uno tiene sus propios requisitos únicos. En algunos casos, el empaquetado avanzado puede ni siquiera ser la solución correcta.

La ingeniería del semiconductor examinó las ventajas y los desafíos del empaquetado avanzado en cuatro mercados — servidores, equipamiento en red, vidrios y militar elegante/aeroespacial. Mientras que esto es apenas una muestra de los usos posibles, destaca algunos de los puntos principales y los desafíos en el empaquetado de eso los fabricantes de chips harán frente en el futuro.

El mercado de empaquetado total de IC valió $68 mil millones en 2019, según Yole Développement. De eso, se espera que la industria de empaquetado avanzada era $29 mil millones en 2019 y crezca por 6,6% para alcanzar $42 mil millones en 2025, según Yole.

Servidores
Típicamente, avanzar un diseño marginal, los fabricantes del dispositivo confían en el escalamiento del microprocesador. La meta es embalar más funciones en un dado monolítico en cada nuevo nodo de proceso, con un nuevo nodo desarrollando áspero cada 18 a 24 meses. Pero el escalamiento está llegando a ser más difícil y costoso en cada nodo, y las ventajas del precio/del funcionamiento están disminuyendo. Tan mientras que el escalamiento continuará, no todos los componentes en un sistema escalarán igualmente.

“Está realmente a punto de morir economía,” dijo a Walter Ng, vicepresidente del desarrollo de negocios en UMC. “En los nodos del sangría-borde, costes de la oblea son astronómicos, tan pocos clientes y pocos usos pueden permitirse aprovecharse de tecnología de proceso costosa. Incluso por los clientes que pueden permitirse el coste, algo de su muere los tamaños está corriendo para arriba contra el tamaño máximo del retículo. El, por supuesto, resultados en desafíos de la producción, que entonces exacerba más lejos el problema costado. Los clientes quieren una solución técnica optimizada, que entregará una solución más rentable del negocio. El periodo de tiempo que toma para diseñar y verificar un sistema-en-uno-microprocesador grande (SoC) en el borde que sangra es también una preocupación por muchos de una perspectiva del tiempo-a-mercado.”

En el mundo del servidor, estos puntos a la desagregación — funciones de descarga que no requieren ni se benefician de la lógica digital más avanzada — así como la integración heterogénea usando una interconexión de alta velocidad del dado-a-dado. Hay varias opciones disponibles, pero el zumbido actual está alrededor de chiplets.

En chiplets, un fabricante de chips puede tener un menú de dados modulares, o chiplets, en una biblioteca, no que tengan que ser desarrollados en el mismo nodo de proceso. Generalmente, un diseño que incluye chiplets se asemeja un SoC monolítico, pero a él cuesta menos para convertirse.

Esto todo suena bueno en el papel, pero hay algunos desafíos. “Esto es un ambiente emergente. Es un modelo nuevo. No hay muchos estándares cuando se trata de interfaces. Los adoptantes tempranos de la integración del chiplet tienden a ser las compañías verticalmente integradas que pueden controlar todos los elementos del diseño, y específicamente los interfaces,” dijo a Eelco Bergman, director mayor del desarrollo de negocios en ASE, en una presentación en la conferencia reciente IMAPS2020. “Hoy, los diseños del chiplet serán conducidos en gran parte por un desarrollador del microprocesador, si eso es un IDM o un proveedor fabless. Mientras que la industria se desarrolla y los ecosistemas abren, usted verá este cambio.”

Otros estuvieron de acuerdo. “Entendiendo del autobús diseño y del interfaz espec. son realmente críticas. Si es una situación propietaria, después el cliente va claramente a terminar para arriba tomar un papel principal allí. Eso será verdad por algún tiempo,” dijo a Mike Kelly, vicepresidente del paquete y de la integración avanzados de la tecnología en Amkor, en una presentación. “Una vez que establecemos un lugar en donde tenemos arquitecturas comunes del autobús que todo el mundo entienda y se especifique bien, después el diseño puede ser muy flexible, si es una compañía verticalmente integrada, IDM o un OSAT de hecho.”

AMD, Intel, y algunos otros han introducido chiplet-como arquitecturas. Por ejemplo, en vez de un monolítico grande muere, el último procesador del servidor de AMD que la línea integra dados más pequeños en un módulo, llamó a veces un módulo del multi-microprocesador (MCM). Los microprocesadores están conectados usando una interconexión del dado-a-dado.

Designado un 2.o diseño del chiplet, el MCM de AMD incorpora una entrada-salida integrada y el regulador de la memoria muere basado en un proceso 14nm. Ese muera se sitúa en el centro. El procesador ocho 7nm muere también se incorpora en el MCM. Cuatro que muere el procesador se sitúan en cada lado de la entrada-salida mueren.

últimas noticias de la compañía sobre Apps emergentes y desafíos para empaquetar  0

Fig. 1: El proceso de servidor del EPYC de AMD con 8 dados de la base y 1 entrada-salida mueren fuente: AMD

Para sus líneas del procesador del servidor, AMD se movió a chiplet-como el acercamiento por varias razones. “Para continuar la tendencia requerida del funcionamiento del funcionamiento 2X cada dos años, vamos a necesitar chiplets no sólo permitir más transistores en una mejor producción, pero reducir la cantidad total de silicio del avanzado-nodo,” dijo a Bryan Black, miembro distinguido en AMD, en una presentación.

Yendo adelante, AMD planea ampliar sus esfuerzos del MCM en el frente del procesador del servidor. También planea desarrollar chiplets usando 3D que apila técnicas. “Mientras que nos trasladamos a 3D que apila, vamos a exacerbar todos estos desafíos que hemos estado trabajando encendido en 2.o,” Black dijimos.

El 2.os y los diseños del chiplet 3D-based tienen muchos de los mismos desafíos. “Chiplets no está libre,” Black dijo. “Tienen un coste asociado a ellos, en un coste de empaquetado y un aumento en coste del área del dado. No podemos tomar un componente monolítico con el área 2X y dividirla en dos más pequeños muera que sean apenas 1X el área cada uno. Hay gastos indirectos al comunicar entre los dos, así como lógica adicional del poder, lógica adicional de la coherencia, controles de sincronización adicionales, y así como controles eficientes de la prueba. Tenemos una tonelada de lógica de control adicional además de la comunicación de la entrada-salida por encima que se requiere para conectar estos dos dados y hacer que parecen tan similares a ser tan uno muera como posible.”

Encima de eso, un paquete requiere dados con las buenas producciones, también llamadas bueno sabida muere. Un malo muere en el paquete puede llevar a los fallos del producto o del sistema. “Hay variación paramétrica en todos los dados. Y tenemos tan un problema fundamental de la prueba y de la caracterización de las soluciones del multi-dado. Algunos son lentos. Algunos son rápidos. Algunos consumen más o menos poder,” Black dijo.

El calor, la distribución de poder, y la confiabilidad son también desafíos con diseños chiplet-basados. Y entonces, si el paquete falla, la pregunta grande es quién toma responsabilidad. ¿Es el vendedor del microprocesador, el proveedor del IP o la casa de empaquetado?

Para esto, la industria de empaquetado puede aprender de experiencias anteriores, particularmente en los primeros tiempos de 2.5D. Con 2.5D, los dados se apilan o se colocan de lado a lado encima de una interposición. La interposición, que incorpora con los vias del silicio (TSVs), actúa como el puente entre los microprocesadores y un tablero.

En los primeros tiempos de 2.5D, los fabricantes del dispositivo luchaban con los diversos dados, problemas de la integración y desafíos de la producción. En un cierto plazo, aunque, los vendedores trabajaron con los problemas.

“Recuerdo cuando los proyectos 2.5D comenzaron,” a Kelly de Amkor dije. “La cosa del número uno que nos ayudó conseguía producciones hasta un punto. Entonces no era un desafío enorme a clasificar con las pocas pérdidas de la producción que usted tenía.”

Si un dado no resolviera espec., los vendedores entonces conducirían un análisis extenso de la causa original del dispositivo. Esto requiere una estrategia de prueba sana.

El mismo tipo de receta se podía ejecutar para la integración heterogénea usando chiplets. Como antes, convirtiéndose muere con las buenas producciones es crítico. “Usted va a llevarlo otro extremo. Usted tendrá más dados y más juntas de la soldadura. Pero mientras su proceso de asamblea fundamental sea completamente sólido, no va a ser tan doloroso de una discusión como la encontramos con 2.5D,” Kelly dijo.

De hecho, el paquete debe tener buenas producciones en los costes aceptables. Pero cuando ocurre un fracaso, vuelve al proveedor. “Al final del día, el proveedor es el que es en última instancia responsable del producto. Pero la base de fuente que apoyó que el proveedor del microprocesador está allí ayudar en ese proceso del análisis del fracaso. Una vez que se identifica eso, después las responsabilidades y las responsabilidades se ponen mucho más de manifiesto,” Bergman de ASE dijo.

La meta es prevenir fracasos en el primer lugar. Eso toma un acercamiento holístico que comienza con el diseño. “Con la fase de diseño, imaginaremos qué va a trabajar mejor con el cliente,” dijimos a Ken Molitor, Director de Operaciones en Quik-Pak. “Carcelero el proyecto entero, donde diseñamos el substrato, tendremos el substrato fabricado, y después subimos con un diseño cohesivo. Entonces, lo tendremos montado. Hay ciertos jalones (durante el proceso.) Eso tiende a reducir el riesgo en su extremo y en nuestro extremo.”

Equipamiento en red
Los vendedores del equipamiento en red hacen frente a muchos de los mismos desafíos. La red es un sistema complejo que atraviesa del Ministerio del Interior a la nube. Para dirigir estos mercados, los vendedores del equipo de comunicación venden diversos sistemas para las diversas partes de la red.

Por ejemplo, en una porción de la red, Cisco vende a un router para los proveedores de servicios en grande. Un router dirige la red usando los paquetes de datos del IP. Basan al último router de Cisco en sus el propio, ASIC interno. Construido alrededor de un proceso 7nm, ASIC monolítico de Cisco permite Tbps 12,8 del ancho de banda en el mismo microprocesador.

Cisco también desarrolla Asics para sus otros productos del establecimiento de una red. Otros vendedores del equipo de comunicación desarrollan Asics, también.

Los vendedores también son de exploración o ejecutivos de los enfoques alternativos por varias razones. En cada nodo, ASIC está llegando a ser más grande y más costoso. También incorpora un SerDes (serializador/deserializer), que proporciona comunicaciones de alta velocidad del microprocesador-a-microprocesador.

El “ancho de banda de la red que escala requisitos da lugar a un aumento en el establecimiento de una red ASIC muere tamaño con cada generación de la tecnología,” dijo a Valery Kugel, ingeniero distinguido mayor en el enebro, en una presentación. “() El SerDes está ocupando una porción grande del área de ASIC.”

Hay otros problemas. ASIC consiste en bloques digitales y análogos. Las ventajas digitales de la porción del escalamiento, permitiendo más funciones con anchos de banda más altos. Pero no todo se beneficia del escalamiento.

“La función de SerDes no se está encogiendo. Eso es una estructura análoga. No escala bien,” dijo Nathan Tracy, un tecnólogo y al encargado de estándares industriales en TE Connectivity. Tracy es también el presidente del foro óptico de la interred (OIF), un grupo de los estándares industriales.

Hay varias soluciones aquí, incluyendo chiplets. Para conectar dados en un paquete, OIF está desarrollando un estándar de interfaz del dado-a-dado CEI-112G-XSR llamado. XSR conecta chiplets y los motores ópticos en MCMs. Permite tarifas de datos hasta 112Gbps sobre un vínculo del alcance corto. XSR todavía está en el formato borrador.

Hay varias maneras de ejecutar chiplets y XSR en el equipamiento en red. Por ejemplo, ASIC grande está partido en dos dados más pequeños, que están conectados usando un vínculo de XSR.

En otro ejemplo, el bloque grande de SerDes está quebrado para arriba en cuatro que muere una entrada-salida más pequeña. Entonces, en un MCM, ASIC se sienta en el centro, que es rodeado por cuatro chiplets más pequeños de la entrada-salida.

últimas noticias de la compañía sobre Apps emergentes y desafíos para empaquetar  1

Fig. 2: Ejemplo de un interruptor SoC de Ethernet que requiere conectividad del dado-a-dado. Fuente: Synopsys

Además, un fabricante del dispositivo podía integrar los motores ópticos con un microprocesador ASIC del interruptor en un MCM.

“Hay mucho zumbido de la industria sobre la óptica co-embalada,” Tracy dijo. “Estoy hablando de la posibilidad de trasladarse lejos de transmisores-receptores ópticos enchufables en la cuchilla de la cara del interruptor tener al motor óptico monté directamente en el silicio que cambia. Usted necesita una interconexión de alta velocidad de baja potencia. El foco de esa discusión es desarrollo del XSR de OIF.”

La adopción de chiplets dependerá del uso. En algunos casos, todavía Asics tener sentido. Hay varios factores aquí, por ejemplo coste y la producción. “Está todo sobre el consumo de energía de reducción,” Tracy dijo.

El “uso de chiplets permite el disminuir del principal muere tamaño a caber dentro de los límites del tamaño del retículo. Pero la mayoría de los ICs no son retículo limitado. Esta discusión trabaja tan solamente para un pequeño número de ICs. Es una discusión fuerte que no se aplica a la mayoría de los diseños,” según un experto. “Si usted parte el diseño en dos, usted consigue a 2X el número de dado por la oblea. Asumiendo defecto ‘D’ por oblea son relativamente constante, después su producción va de X-D a 2 X-D. Of curso, él toma dos veces tanto mueren por paquete, así que su eficaz producción es (2X-D)/2 = X-D/2. Usted ha cortado con eficacia los defectos por la mitad al precio de dos más complejos muere contra uno muere paquete. Pues la tecnología de envasado del multi-dado mejora en un cierto plazo, éste será menos de un problema.”

Vidrios elegantes
Estas soluciones pueden trabajar para el engranaje del establecimiento de una red, pero el mercado de consumidores tiene diversos requisitos, especialmente para los productos nuevos y emergentes.

Por ejemplo, en el R&D, varias compañías están desarrollando los vidrios elegantes de la siguiente generación o los vidrios de AR/VR. La realidad virtual (VR) permite a usuarios experimentar los ambientes virtuales 3D. La realidad aumentada (AR) toma imágenes generadas por ordenador y las sobrepone en el sistema.

Si la tecnología trabaja, los vidrios de AR/VR se podrían utilizar para la recuperación de datos, el reconocimiento de cara, los juegos y la traducción de lengua. También podían proyectar una presentación o un teclado en una superficie.

“[AR/VR] y sus dispositivos variables están solamente al principio de su viaje a convertirse en la plataforma computacional de la siguiente generación,” dijo a Chiao Liu, director y científico de la investigación en los laboratorios de la realidad de Facebook, en un papel en el IEDM del año pasado.

Desarrollar un par útil y barato de vidrios elegantes no es una tarea simple. Estos productos requieren nuevos microprocesadores, exhibiciones e interfaces de baja potencia. En estos vidrios, los programas se activan usando voz, mirada del ojo, y los movimientos de la cabeza/del cuerpo. Todas estas tecnologías deben ser seguras.

“Vamos a necesitar mejoras espectaculares en todos los ámbitos,” dijo a Ron Ho, director de la ingeniería del silicio en Facebook, en una presentación en IMAPS2020. “Necesito mucho más funcionamiento en relación con poder que puedo sostener en sistemas hoy. Generalmente, necesito correr cosas más rápidamente con un estado latente más bajo.”

Para permitir los vidrios elegantes en el factor de forma correcto, el empaquetado de IC es llave. “Tengo que manejar los paquetes que permiten cosas como funcionamiento creciente y un estado latente más bajo,” Ho dije. “Usted no puede forzar microprocesadores para pasar un rastro de la multi-pulgada y para quemar un manojo de poder en PCIe. Pero bastante usted co-paquete ellos y ponerlos uno al lado del otro. Y con TSVs, tienen un ancho de banda mucho más alto y conexiones de un rendimiento más alto.”

En IEDM, Facebook divulgó algunas pistas sobre sus vidrios de AR/VR, que están en el R&D. En un papel, Facebook resumió el desarrollo de una tecnología del interfaz de visión de ordenador para los vidrios de AR/VR. La tecnología subyacente es un sensor avanzado de la imagen del Cmos.

Los sensores de la imagen del Cmos proporcionan las funciones de la cámara en smartphones y otros productos. Pero los sensores estándar de la imagen no son adecuados para los vidrios de AR/VR. Se requiere qué son los sensores optimizados máquina-opinión de la imagen con el empaquetado avanzado. En el papel, Facebook describió un sensor de la imagen de la tres-capa. La primera capa es un sensor de la imagen con una unidad central, seguida por un procesador de la agregación, y entonces una plataforma del cálculo de la nube.

Facebook también mencionó la vinculación híbrida de cobre. Para esto, los dados se apilan y están conectados usando una técnica de la vinculación de difusión del cobre-a-cobre. Es confusa si Facebook va abajo de esta ruta, pero la vinculación híbrida es una tecnología sabida en el mundo del sensor de la imagen.

Militar/aeroespacial
Por décadas, mientras tanto, el Departamento de Defensa de los E.E.U.U. (DoD) ha reconocido que la tecnología del microprocesador es esencial para la superioridad militar de los E.E.U.U. Para los diversos sistemas, la comunidad de la defensa utiliza microprocesadores en los nodos avanzados y maduros. El empaquetado es también una parte crítica de la ecuación.

Militar/aeroespacial implica una multitud de clientes con diversos requisitos, aunque haya algunos temas comunes aquí. “Mantenemos muchos diversos sectores,” Molitor de Quik-Pak dijo. “Mantenemos la milipulgada/la aero- industria. La milipulgada/los aero- programas tiende a ser duraderos. Ella se utiliza a ocuparse de los componentes que tienen que trabajar por 20 a 30 años.”

La milipulgada/los aero- clientes hace frente a otros desafíos. Como con el sector comercial, el coste de desarrollar microprocesadores avanzados es costoso, pero las ventajas se están encogiendo en cada nodo. Más, los volúmenes son relativamente bajos para la comunidad de la defensa.

A veces, la comunidad de la defensa utiliza fundiciones de non-U.S. para obtener microprocesadores avanzados, pero prefiere utilizar a vendedores terrestres por motivos de seguridad. La milipulgada/los aero- clientes quiere una cadena de suministro de confianza y confiada para ambos microprocesadores y paquetes.

No obstante, el DoD está buscando los enfoques alternativos más allá del escalamiento del microprocesador, a saber integración y chiplets heterogéneos.

Por ejemplo, Intel fue concedido recientemente un nuevo contrato para el nuevo esfuerzo del chiplet del DoD, llamó el programa heterogéneo avanzado del prototipo de la integración (NAVE). Bajo plan, Intel ha establecido una nueva entidad comercial de los E.E.U.U. alrededor de chiplets. Este programa da a clientes el acceso a las capacidades de empaquetado de Intel, incluyendo el DoD y la comunidad de la defensa.

Hay diversas piezas al programa de la NAVE. Mientras que Intel ganó la porción digital del programa, Qorvo fue concedido la pieza del RF del proyecto de la NAVE. Bajo ese proyecto, Qorvo pondrá un diseño de empaquetado del RF, una producción y un centro heterogéneos de la creación de un prototipo en Tejas. Este centro servirá sobre todo a la comunidad de la defensa.

Qorvo no es nuevo a la milipulgada/aero-. Por años, el proveedor de radioinstrumentos y otros productos proporciona la fundición y los servicios de empaquetado para la milipulgada/aero- y el sector comercial. La compañía desarrolla los dispositivos basados en el nitruro del galio (GaN), el arseniuro de galio (GaAs) y otros procesos.

En la milipulgada/aero-, los requisitos de empaquetado han cambiado a lo largo de los años. “Cuando primero comencé a trabajar para Qorvo hace muchos anos, nadie quisiera que los enviáramos empaquetó piezas. La milipulgada/aero- desnudos querida muere,” dijo a decano White, director de la defensa y de la estrategia aeroespacial del mercado en Qorvo. “Hemos visto el cambio del mercado de un tipo militar-aeroespacial mercado, que es dado desnudo, a la integración de empaquetado y de empaquetado. El empaquetado es más ambientalmente robusto que era hace años. Hacemos mucho empaquetado para la milipulgada/aero- en una variedad de diversos paquetes, dependiendo de niveles de poder, de la disipación de calor y de la robustez para la vibración.”

Bajo programa de la NAVE, Qorvo proporcionará servicios heterogéneos de empaquetado usando los dispositivos basados en GaN, el GaAs y el silicio. La meta es resolver lo que llama el DoD SWAP-C, las siglas que denotan los requisitos del tamaño, del peso, del poder y del coste para los paquetes en diversos usos, tales como sistemas del radar del organizar-orden, vehículos sin tripulación, plataformas de la guerra electrónica y satélites.

El programa de la NAVE se adapta para empaquetar, aunque Qorvo proporcione una ventanilla única. Continuará proporcionando la fundición y los servicios de empaquetado para la milipulgada/los aero- clientes. “Lo estamos modelando después de nuestro modelo de la fundición. Estamos utilizando la misma clase de tipo del acceso abierto de modelo. Y esto sería un servicio. Usted podría diseñar en nuestra fundición. ¿Y entonces usted podría decir, ‘puede usted tomar esas piezas y después las pone en un paquete? ‘Esto es tan una adición o extensión de nuestra capacidad actual,” White dijo.

Mientras tanto, la milipulgada/aero- implica el trabajo de encargo. Cada cliente puede tener diversos requisitos de empaquetado con diversos desafíos.

Tome el RF, por ejemplo. “Uno de los desafíos que usted tiene en la comunidad del RF es, una vez que usted pone un dispositivo en un paquete, él cambia el funcionamiento del RF,” White dijo. “Usted tiene que diseñar sus microprocesadores y su MMICs para caber dentro de estos paquetes, y para realizarse tan cerca como usted puede posiblemente a su funcionamiento previsto original.”

Con esto en mente, el convertirse los chiplets modela alrededor del RF es más fácil dijo que hecho. “(NAVE) se apunta para utilizar GaN, el GaAs y el silicio. También serán integrados todo dentro de estos paquetes heterogéneos,” White dijo. “El más alto en frecuencia que usted va, más desafiadora llega a ser para hacer un chiplet-tipo diseño. Ése es una de las áreas que estamos explorando como parte de la NAVE. Esto está haciendo lo que llamaría el gobierno un chiplet-tipo de un diseño. Y eso no se define totalmente todavía.”

Conclusión
Hay un montón de otros mercados que se espere que empujen hacia una integración más heterogénea. Los ordenadores inferiores del mac de Apple se están moviendo a un procesador internamente desarrollado M1 que integre los corazones de la CPU, gráficos, un motor del aprendizaje de máquina en un “paquete modificado para requisitos particulares,” según la compañía.

Ése es apenas el principio, también. Hay nuevas oportunidades para empaquetar en otros mercados, tales como 5G, AI, móvil, y un montón de desafíos a ir junto con ellos. Pero no aparece ser escasez de oportunidad de mantener la industria ocupada, en medio de los nuevos y monumentales cambios que ocurren en el mercado. (de Mark LaPedus)

Contacto