Noticias

En los 2020 dispositivos de electrón internacionales recientes que se encontraban (IEDM), Imec presentó un documento sobre una arquitectura nueva de la célula de la COPITA del condensador-menos.

La COPITA se utiliza para de memoria principal en sistemas, y de hoy la mayoría de los dispositivos avanzados se basan en áspero 18nm a los procesos 15nm. El límite físico para la COPITA está en alguna parte alrededor de 10nm.

La COPITA sí mismo se basa en un uno-transistor, arquitectura de la célula de memoria del uno-condensador (1T1C). El problema es que está llegando a ser más difícil escalar o encoger el condensador en cada nodo.

“Escalando memorias tradicionales de la COPITA 1T1C más allá de 32Gb muera densidad hace frente a dos desafíos importantes,” según Imec. “Primero, dificultades en el transistor Si-basado del arsenal que escala para hacerlo que desafía para mantener la línea apagado-actual y del mundo requerida resistencia con tamaño de célula de disminución. En segundo lugar, la integración 3D y la capacidad de conversión a escala – la última trayectoria hacia COPITA de alta densidad – es limitada por la necesidad de un condensador del almacenamiento.”

En el R&D, la industria está trabajando en diversas tecnologías de memoria de la siguiente generación para substituir COPITA. Entonces, algunos están trabajando en maneras de ampliar COPITA de hoy usando los nuevos materiales.

Por ejemplo, Imec ha ideado una arquitectura de la célula de la COPITA que ejecuta dos transistores de la fino-película del indio-galio-cinc-óxido (IGZO-TFTs) y ningún condensador del almacenamiento. Las células de la COPITA en (2 condensador del transistor 0) una configuración 2T0C muestran un rato de retención más de largo que 400s para diversas dimensiones de la célula. Esto a su vez reduce el consumo de la frecuencia de actualización y de la energía de la memoria.

La capacidad de procesar IGZO-TFTs en la detrás-fin-de-línea (BEOL) línea de la fabricación reduce la huella de la célula y abre la posibilidad de apilar las células individuales.

“Además del tiempo de retención larga, las células IGZO-TFT-basadas de la COPITA presentan una segunda ventaja importante sobre tecnologías actuales de la COPITA. A diferencia del Si, los transistores de IGZO-TFT se pueden fabricar en las temperaturas relativamente bajas y son así compatibles con el proceso de BEOL. Esto permite que movamos la periferia de la célula de memoria de la COPITA bajo arsenal de la memoria, que reduce perceptiblemente la huella de la memoria muere. Además, el proceso de BEOL abre las rutas hacia el amontonamiento de las células individuales de la COPITA, por lo tanto permitiendo las arquitecturas 3D-DRAM. Nuestra solución de la brecha ayudará a derribar la supuesta pared de la memoria, permitiendo que las memorias de la COPITA continúen desempeñando un papel crucial en usos exigentes tales como computación de la nube e inteligencia artificial,” dijo a Gouri Sankar Kar, director de programa en Imec.

14nm STT-MRAM
También en IEDM, IBM presentó un documento sobre la primera tecnología integrada del vuelta-transferencia-esfuerzo de torsión MRAM (STT-MRAM) del mundo en el nodo de proceso de 14nm Cmos.

La tecnología del STT-MRAM de IBM se diseña para los usos del memoria ocult0 integrado y en móvil, almacenamiento y otros sistemas.

Una tecnología de memoria de la siguiente generación, STT-MRAM es atractiva porque ofrece la velocidad de SRAM y la falta de volatilidad del flash con resistencia ilimitada. STT-MRAM es una arquitectura del uno-transistor con una célula de memoria magnética del empalme del túnel (MTJ). Utiliza el magnetismo de la vuelta del electrón para proporcionar propiedades permanentes en microprocesadores. Escriba y lea las funciones comparten la misma trayectoria paralela en la célula de MTJ.

Hay dos tipos de microprocesadores STT-MRAM-independientes y integrados. STT-MRAM independiente está enviando y siendo utilizado en las impulsiones de estado sólido de la empresa (SSDs.)

STT-MRAM también se apunta para substituir haber integrado de hoy NI memoria Flash en los microcontroladores (MCUs) y otros microprocesadores. STT-MRAM también se adapta para los usos del memoria ocult0.

MCUs de hoy integra varios componentes en el mismo microprocesador, tal como una unidad central de proceso (CPU), SRAM, memoria integrada y periférico. La memoria integrada se utiliza para el almacenamiento del código, que las botas encima de un dispositivo y permiten que funcione con programas. Uno de los tipos integrados mas comunes de la memoria se llama NI memoria Flash. NI memoria Flash es rugosa y trabaja en usos integrados.

Pero NI está corriendo del vapor y es difícil de escalar más allá de los nodos 28nm/22nm. Más, integrado U o el eFlash está llegando a ser demasiado costoso en los nodos avanzados.

Aquí es donde STT-MRAM lo cabe en-substituirá integrado NI en 28nm/22nm y más allá. “Sin embargo, estos usos avanzados han sido limitados por dos desafíos dominantes: 1) mejorando funcionamiento de MTJ para reducir para escribir corrientes mientras que controla distribuciones; y 2) aumentando la densidad del circuito y de célula de MRAM/CMOS para el escalamiento del avanzado-nodo. Trabajo principal anterior, todo en el 28nm – nodos 22nm, destacó el desafío de la apretado-echada de integración MTJs dentro del espacio vertical corto disponible entre los niveles de metal de BEOL – un desafío que ha evitado hasta ahora que el eMRAM del nodo 14nm sea desarrollado,” dijo a Daniel Edelstein, persona de IBM en el papel. Otros contribuyeron al trabajo.

“Aquí, demostramos la primera tecnología del eMRAM del nodo 14nm. Usando una macro del eMRAM 2Mb, alcanzamos una integración en una echada apretada de MTJ (160nm), que cabe verticalmente entre M1 y el M2. Esta colocación maximiza funcionamiento del circuito del eMRAM eliminando parasitics apilado de BEOL, y reduce tamaño y coste del microprocesador despejando las pistas de conexión superiores para la lógica, y reduciendo el número total de niveles para atar con alambre órdenes grandes (éstas pueden necesitar los niveles del Cu n+3 para MTJs colocaron en el manganeso del nivel, por lo tanto la ventaja de n=1). Demostramos la lectura y escribimos función, incluyendo anote el funcionamiento a 4ns, y muestre que el módulo del proceso del eMRAM puede ser añadido mientras que mantiene los requisitos de la confiabilidad de la lógica BEOL,” Edelstein dijo.

“Varias innovaciones de proceso de unidad permitieron esta integración, incluyendo un electrodo de tierra sub-litográfico nuevo del microstud (μ-perno prisionero) (BELIO), control de perfil fino del MTJ que modelaba y las películas dieléctricas, metalización optimizada de BEL/MTJ, y planarization bajo-k optimizado del poste-MTJ a través de áreas del arsenal y de la lógica,” él dijo.

ReRAM No-ideal
El CEA-Leti ha demostrado una técnica de aprendizaje de máquina que explotaba los rasgos “no-ideales” de RAM resistente (ReRAM).

Los investigadores han superado varias barreras para desarrollar los dispositivos ReRAM-basados para el borde de la computación.

Un subconjunto de AI, aprendizaje de máquina utiliza una red neuronal en un sistema. Una red neuronal cruje datos e identifica modelos en el sistema. Entonces, hace juego ciertos modelos y aprende cuáles de esas cualidades son importantes.

ReRAM, mientras tanto, es también un tipo de la memoria de la siguiente generación. ReRAM más bajo ha leído estados latentes y más rápidamente escribir funcionamiento que memoria Flash de hoy. En ReRAM, un voltaje se aplica a una pila material, creando un cambio en la resistencia que los datos de los expedientes en la memoria.

ReRAM, sin embargo, es difícil de convertirse. Solamente algunos han enviado partes en el mercado. Hay otros problemas. Los “acercamientos actuales utilizan típicamente los algoritmos de aprendizaje que no se pueden reconciliar con lo intrínseco no--idealities de memoria resistente, particularmente variabilidad del ciclo-a-ciclo,” dijo a Thomas Dalgaty del CEA-Leti en electrónica de la naturaleza, un diario de la tecnología.

“Aquí, divulgamos un esquema del aprendizaje de máquina que explote variabilidad del memristor para ejecutar el muestreo de Monte Carlo de la cadena de Markov en un arsenal fabricado de 16.384 dispositivos configurados como modelo Bayesian del aprendizaje de máquina,” Dalgaty dijimos. “Nuestro acercamiento demuestra robustez a la degradación del dispositivo en diez millones de ciclos de la resistencia, y, sobre la base del circuito y de simulaciones a nivel sistema, la energía total requerida entrenar a los modelos se estima para estar por orden de microjoules, que es notablemente más baja que en el metal-óxido-semiconductor complementario (Cmos) - basado se acerca. ” (de Mark LaPedus)