Noticias

El Dr. Jianying Peng graduó de la universidad de Zhejiang y es actualmente el presidente ejecutivo de la tecnología de Xinlai. Él es principalmente responsable del R&D y de la gestión del mercado de los procesadores de RISC-V y de otros productos relacionados. Ella tiene muchos años de experiencia profesional de diseno del procesador. Ella era el encargado mayor del R&D del procesador del ARCO de Synopsys y estableció el centro del R&D de China del ARCO, y al encargado del R&D del departamento de la CPU del BRAZO de la maravilla.

1. Cuáles son los factores principales a considerar al hacer el planeamiento del diseño del SoC

Como proveedor del IP de la CPU, hemos observado de diversos clientes que principalmente consideran los factores principales siguientes al hacer el planeamiento del diseño del SoC:

●Definición de producto e indicadores técnicos dominantes: Los clientes generales han apuntado mercados de blanco y escenarios del uso, las definiciones de producto tan tempranas están relativamente claros, por ejemplo el funcionamiento de la CPU (frecuencia, DMIPS/CoreMark y otras puntuaciones del test básicas) serán requisitos claros del alcance, lista del otro IP periférico requerido, y consumo de la frecuencia, del área y de energía del microprocesador total.

●Características del hardware y arquitectura total: Una vez que se determina la definición de producto, el paso siguiente es dividir las funciones de software y del soporte físico, determinar las características del módulo de hardware, y la arquitectura total del SoC (estructura del autobús principal). Determine la arquitectura entera del SoC con usos y la evaluación específicos del algoritmo, incluyendo la estructura del autobús, el número y la conexión de maestro/satélite, la estructura del almacenamiento, y las características específicas de los módulos dominantes del IP. Tome la CPU como un ejemplo, usted necesitan unidades centrales tales como DSP y FPU; estructura del almacenamiento (ICache/DCache, instrucción del en-microprocesador juntó firmemente SRAM, datos SRAM firmemente juntado del en-microprocesador) y capacidad, y la estructura requerida del bus de sistema.

●Hábitos de la ecología y del usuario del software: Los hábitos de la ecología y del usuario del software son invisibles e intangibles, pero son esenciales para el diseño del SoC. Entorno de desarrollo del software (IDE, SDK, etc.), cadena básica de la herramienta (recopilador, depuración, etc.), ayuda del sistema operativo… Éstos todos se relacionan con la eficacia y los hábitos del desarrollo de programas de los clientes terminales del microprocesador.

●Rentabilidad completa del tiempo, de la mano de obra, y de los costes de capital: La alta rentabilidad es una condición necesaria para el éxito de clientes comerciales. Todo el mundo espera terminar el diseño y la verificación del software y del soporte físico del SoC en el tiempo más corto y con el menos periodo de mano de obra. Por supuesto, también esperan que los costes del IP, tapeouts subsiguientes, empaquetando y probando costes sean los precios más razonables.

Por supuesto, la prioridad o el peso de estos factores será diferente para cada cliente. Desde su establecimiento hace 2 años, la tecnología de Xinlai ha atestiguado el aterrizaje del RISC-v en China. Inicialmente, para el RISC-V emergente, la mayoría de las compañías del diseño del SoC llevaron a cabo una actitud de espera debido a la ecología del software y los hábitos del usuario. Con el desarrollo vigoroso del ecosistema entero de software y del soporte físico de RISC-V, ahora vemos cada vez más a clientes comenzar a elegir RISC-V debido a las ventajas de la rentabilidad, de las definiciones de producto distinguidas y de la capacidad de conversión a escala flexible.

2. ¿Cuáles son los criterios principales basados en la corriente principal actual SoC al elegir el IP de la base del procesador? ¿Cómo alcanzar diseño distinguido?

Hay de hecho ciertos estándares unificados para la selección de IP del procesador durante diseño del SoC, tal como indicadores de hardware, indicadores del software, estabilidad, y precio.

Los indicadores de hardware incluyen principalmente:

●Bajo un proceso específico, una frecuencia, un área, requisitos del parámetro del consumo de energía, y puntuaciones del test típicas de la prueba patrón de la CPU (DMIPS, CoreMark, etc.);

●Diversas combinaciones del sistema de instrucción, tales como RISC-V de 32 bits o sistema de instrucción 64-bit de RISC-V, DSP, FPU solo y de precisión doble, etc.;

●Estructura y tamaño de la unidad de almacenamiento;

●El número y la prioridad de interrupciones, de la velocidad de la respuesta, del etc.;

●Ratio apoyado del tipo de interfaz de autobús y de la frecuencia de reloj, etc.

Los indicadores del software incluyen principalmente:

●Entorno de desarrollo del software y plataforma perfectos del desarrollo (IDE, SDK, etc.);

●Cadena madura y estable de la herramienta (recopilador, emulador, depuración, etc.);

●Interfaz del programa normalizado y biblioteca de software rica del algoritmo, etc.;

●Software support de tercera persona amistoso ((Segger, IAR, Lauterbach, etc.);

●Ayuda del sistema operativo de la corriente principal (RTOS, Linux, etc.).

La estabilidad es principalmente porque el IP de la CPU necesita ser verificado completamente, y debe tener suficiente robustez en procesos diferentes y plataformas de la prueba. El precio incluye principalmente tarifas de la autorización y costes subsiguientes de la ayuda y de mantenimiento.

¿Cómo proveer de clientes diseños competitivos y distinguidos? Ésta ha sido siempre la dirección en la cual la tecnología de Xinlai es de exploración y de trabajo difícilmente. Actualmente, consideramos principalmente los aspectos siguientes:

1) IP altamente configurable del procesador

Toda la CPU IPS de la base RISC-V incluye una gran cantidad de opciones configurables. Los clientes pueden configurar sus parámetros requeridos a través de una interfaz gráfica para cumplir requisitos de funcionamiento sin perder recursos adicionales, tales como el número de interrupciones y prioridad, tamaño de ICache/DCache, usted necesita la instrucción del en-microprocesador y los datos SRAM, el número de ciclos de la multiplicación, etc. Entonces genere el código requerido.

2) La capacidad de conversión a escala del sistema de instrucción de RISC-V (instrucciones definidas por el usario)

En la definición del sistema de instrucción de RISC-V, la parte del espacio de codificación ha sido reservada para las instrucciones definidas por el usario, y la tecnología de los núcleos proporciona (una solución AGRADABLE de la extensión de la extensión de la Co-unidad de la instrucción de los núcleos). El cliente analiza los algoritmos que requieren la aceleración del hardware y define las instrucciones correspondientes según el uso en un campo específico. De acuerdo con la base del microkernel del procesador de RISC-V, el interfaz AGRADABLE es reservado realizar la unidad de aceleración para el campo específico. La unidad de aceleración puede compartir almacenamiento y otros recursos con el microkernel del procesador, que puede mejorar grandemente el ratio de rendimiento energético, y puede también ayudar a clientes rápidamente a desarrollar productos con las arquitecturas distinguidas para los campos específicos.

3) Módulo de la aceleración del hardware para las subdivisiones

Para los diseños del SoC en ciertas subdivisiones, Sina Technology también proporciona diversas soluciones flexibles de la aceleración del hardware, tales como módulos del aumento de la seguridad física del procesador, lockstep dual-core, módulos del vector, módulos de NPU, etc.

3. ¿Qué nuevas tecnologías y tendencias del uso en el campo del diseño del SoC valga el prestar de la atención?

Con la llegada del 5G y de la era de AIoT, los escenarios cada vez más inteligentes del uso nacen, y hay también una tendencia del “uso y del diseño software-definido del SoC del microprocesador”, que también propone los nuevos requisitos para la iteración rápida del producto. Esto significa que las necesidades del diseño del SoC:

●Solucione los problemas de escenarios prácticos específicos más con eficacia

●Una velocidad más rápida de la respuesta del mercado

●Con ventajas de la diferenciación y del coste de la característica

Pienso que el diseño actual del SoC tiene principalmente las tendencias dominantes siguientes:

●DSA (arquitectura específica del ámbito o acelerador específico del ámbito), un acelerador del coprocesador para los usos dedicados

La meta del DSA es mejorar el ratio de rendimiento energético de computación, así que puede resolver mejor la diferenciación, la seguridad, y la puntualidad del diseño del SoC al mercado. ¿Cómo alcanzar esta meta? Uno de los conceptos de la base “se está especializando en la industria técnica”. En el campo del hardware, el hardware dedicado se utiliza para cubrir las necesidades de campos específicos. Pero esto es diferente del hardware general de ASIC. El DSA necesita cubrir las necesidades de un campo y solucionar un tipo de problema bastante que un solo problema, así que puede alcanzar un equilibrio de la flexibilidad y de la especificidad. Por lo que el campo del procesador, el DSA se puede interpretar como acelerador específico del ámbito, es decir, basado en el proceso general, los campos de un acelerador con certeza se amplían para mejorar la eficacia de solucionar problemas en este campo.

●plataforma del diseño del SoC de la Lleno-pila

La plataforma del diseño del SoC de la lleno-pila puede reducir grandemente el ciclo de diseño del SoC y el coste tradicionales del diseño. La plataforma todo en uno del SoC puede proporcionar una solución total para el software del SoC y el diseño de hardware, generalmente incluyendo el IP común básico, la arquitectura del SoC, los casos de prueba, el sistema operativo, los conductores de software, las bibliotecas del algoritmo, las herramientas de desarrollo y otros módulos requeridos para el diseño del SoC. Actualmente, la tecnología singular ha puesto en marcha una solución del IP de la lleno-pila basada en el procesador del RISC-V del singular para MCU, AIoT y otros campos del uso, incluyendo una plantilla total pre-integrada del SoC (biblioteca básica incluyendo del IP del singular, interfaz del IP y estructura unificada del autobús, etc.), conductores de software y del soporte físico, biblioteca del algoritmo de NMSIS, los ejemplos completamente trasplantados del sistema operativo, e IDE/SDK y otros entornos de desarrollo de Corelay el propio. Deje a los clientes asegurar el arreglo para requisitos particulares a pedido en diseño del SoC, no pierda los recursos, no ayude a los clientes a reducir la inversión del R&D, y mejoran eficacia y calidad del R&D.

●nuevo modo de multiplexación del IP del chiplet

En la era de la ley del poste-Moore, la integración del microprocesador está consiguiendo más arriba y más alto, y el diseño del SoC está llegando a ser cada vez más complicado. Para reducir el ciclo de diseño entero del SoC del microprocesador y el coste de desarrollo total, el modo de Chiplet se ha convertido en una tendencia popular. Chiplet es realmente un dado con ciertas funciones. De acuerdo con el modelo de Chiplet, primero descomponga las funciones complejas que necesitan ser ejecutadas, después para desarrollar o para reutilizar dados existentes con nodos del proceso diferente, diversos materiales, y diversas funciones, y finalmente formar un microprocesador completo con tecnología de envasado del sorbo (sistema en paquete). Chiplet es tan una nueva multiplexación del IP modo-proporcionada bajo la forma de microprocesador muere.

Además de solucionar el problema del desalineamiento de circuitos digitales y de circuitos análogos o de interfaz en nodos de proceso, Chiplet puede también proporcionar mayor flexibilidad en diseño del SoC. Por ejemplo, los diseños de un cierto SoC tienen diversos requisitos para el número de interfaces o de canales análogos en diversos escenarios. Si todos se integran en un dado, carecen flexibilidad, y es difícil alcanzar el rendimiento óptimo, la función y el área (también conocidos como PPA). Chiplet mejora soluciona el problema de la flexibilidad en escenarios con digital y análogo. Por supuesto, el chiplet también hace frente a muchos desafíos, tales como normalización del interfaz, y la enorme cantidad de datos entre los interfaces causa el consumo del poder más elevado causado por la interconexión entre los dados y los dados. Y otros problemas.

4. ¿Qué desafíos hace el SoC actual la cara del diseño en términos de funcionamiento, consumo de energía y tamaño? ¿Cuál es la solución?

Con el retraso de la ley de Moore, el coste de la tecnología avanzada (28nm->22nm->14nm->7nm->5nm) continúa subiendo, diseño del SoC puede esperar no más solamente que el nodo de proceso se encoge para cumplir los requisitos del tamaño del funcionamiento, de la función y del área.

En diseño del SoC, el funcionamiento, la función y el área no se satisfacen a menudo al mismo tiempo, y podemos intentar solamente alcanzar un compromiso perfecto. Por ejemplo, las tecnologías de baja potencia tales como reloj que bloquea, poder que bloquea, y los ámbitos múltiples del poder se utilizan sin afectar a funcionamiento, solamente el coste son que el área será más grande. Por lo tanto, la estrategia del compromiso de PPA no tiene un estándar constante, sino un análisis específico basado en el uso real.

Por lo tanto, pienso que diseño del SoC se puede diseñar solamente a pedido, y el desafío de PPA puede ser solucionado mejor cuando es apropiado. Por supuesto, este diseño a pedido se refleja principalmente en los puntos de ayuda de la reutilización del IP mencionados anteriormente:

●Los parámetros IP-diferentes del IP de la multiplexación altamente configurable se pueden configurar fexiblemente según requisitos de PPA, sin perder área y el consumo de energía bajo premisa de resolver funcionamiento;

●diseño plataforma-que acuerda a los requisitos de PPA, usted del SOC de la Lleno-pila puede seleccionar fexiblemente los módulos requeridos del IP, y utiliza un interfaz unificado del IP para reducir el consumo del área y de energía de la interconexión del IP; proporcione una solución total para el software y el soporte físico, y aumentar más lejos el diseño de la coordinación de software y del soporte físico, división de la función es razonable, reduce complejidad del diseño de hardware, el etc.

5. ¿Cuál es la diferencia entre los requisitos para el diseño del SoC en Internet de cosas y los campos computacionales del borde y la computación móvil/ordenadores personales? ¿Cómo elegir la base correcta del procesador?

De los ordenadores personales a la computación móvil (los teléfonos móviles), el diseño del SOC del microprocesador (desarrollo incluyendo del procesador) impulsión principal por solos usos y productos claves. Actualmente, con 5G, AIoT, la computación del borde y otros escenarios del uso floreciendo, y no hay estándares industriales y especificaciones claros, los escenarios del uso son diversificados, la demanda es hecha fragmentos, la sola demanda del producto es moderada, y la iteración de la innovación se convierte más rápidamente. Hay también una necesidad de una respuesta más rápida del mercado. Por lo tanto, el arreglo para requisitos particulares del diseño del SoC del microprocesador se ha convertido en una tendencia. Pues el cerebro entero del control del SoC, del procesador, además de los indicadores de hardware tradicionales de PPA, cadena básica completa de la herramienta de software y ecología, es más importante para la flexibilidad y la capacidad de conversión a escala del procesador para resolver la diferenciación y la diversificación. Diseño, y el establecimiento de barreras técnicas.

El BRAZO no tiene ventajas ecológicas absolutas en estos campos emergentes. Por lo tanto, RISC-V, que está abierto y tiene ventajas técnicas tales como simplicidad, bajo consumo de energía, modularidad, y capacidad de conversión a escala, prometerá en los campos de AIoT y la computación y los escenarios del borde que requieren el arreglo para requisitos particulares.

Además de flexibilidad técnica, RISC-V puede también traer ventajas costadas significativas a AIoT, a la computación del borde y a otros campos. La investigación de Semico, una organización del estudio de mercado internacional, señaló en su informe titulado “estudio de mercado de RISC-V: Los mercados emergentes” que está estimado que en 2025, el mercado consumirá un total de 62,4 mil millones corazones de la CPU de RISC-V, y China tendrán el espacio más grande del mercado del mundo.